ridm@nrct.go.th   ระบบคลังข้อมูลงานวิจัยไทย   รายการโปรดที่คุณเลือกไว้

การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง

หน่วยงาน จุฬาลงกรณ์มหาวิทยาลัย

รายละเอียด

ชื่อเรื่อง : การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง
นักวิจัย : เฉลิมพงศ์ สัตยาวิบูล
คำค้น : งจรนาฬิกาเวลาจริง (คอมพิวเตอร์) , การประมวลผลข้อมูลอิเล็กทรอนิกส์ , การออกแบบวงจรอิเล็กทรอนิกส์ , Real-time clocks (Computers) , Electronic data processing , Electronic circuit design
หน่วยงาน : จุฬาลงกรณ์มหาวิทยาลัย
ผู้ร่วมงาน : ประภาส จงสถิตย์วัฒนา , จุฬาลงกรณ์มหาวิทยาลัย. คณะวิศวกรรมศาสตร์
ปีพิมพ์ : 2549
อ้างอิง : http://cuir.car.chula.ac.th/handle/123456789/51567
ที่มา : -
ความเชี่ยวชาญ : -
ความสัมพันธ์ : -
ขอบเขตของเนื้อหา : -
บทคัดย่อ/คำอธิบาย :

วิทยานิพนธ์ (วศ.ม.)--จุฬาลงกรณ์มหาวิทยาลัย, 2549

วิธีการอัดคำสั่งเป็นวิธีลดขนาดโปรแกรมวิธีหนึ่ง ทำโดยการนำคำสั่งหลายๆคำสั่งมารวมกันบรรจุไว้ด้วยกัน ส่งผลให้วิธีการนี้มีส่วนช่วยเพิ่มสมรรถนะของหน่วยประมวลผล โดยช่วยลดเวลาที่ใช้ในการอ่านคำสั่งจากหน่วยความจำ วิทยานิพนธ์นี้นำเสนอขั้นตอนการออกแบบวงจรหน่วยประมวลผล พร้อมทั้งนำเสนอการนำวิธีการอัดคำสั่งมาประยุกต์ใช้ เพื่อเพิ่มสมรรถนะให้กับหน่วยประมวลผลนี้ เนื่องจากงานวิจัยนี้มีจุดมุ่งหมายที่จะสร้างหน่วยประมวลผลสำหรับระบบฝังตัวที่มีทรัพยากรจำกัด เป้าหมายการออกแบบวงจรหน่วยประมวลผลเพื่อให้มีขนาดเล็ก ใช้ทรัพยากรเท่าที่จำเป็น โดยที่ยังมีประสิทธิภาพในการทำงานที่ไม่ช้าเกินไป อีกทั้งวิธีการอัดคำสั่งที่ใช้ต้องมีคุณสมบัติในด้านใช้ทรัพยากรน้อย โดยพิจารณาจากขนาดวงจรที่ต้องเพิ่มเข้าไป เพื่อให้วงจรหน่วยประมวลผลรองรับการอัดคำสั่งได้ การอัดคำสั่งที่นำมาประยุกต์ใช้กับหน่วยประมวลผลนี้ ช่วยลดขนาดโปรแกรมได้ร้อยละ 37.9 ของขนาดโปรแกรมปกติ และทำงานได้เร็วขึ้น 1.22 เท่า จากการลดจำนวนรอบนาฬิกาที่ใช้ในการอ่านคำสั่งจากหน่วยความจำ ในด้านการใช้ทรัพยากร วงจรที่ต้องเพิ่มให้วงจรหน่วยประมวลผลเพื่อให้รองรับการอัดคำสั่งนั้น มีขนาดเพียงร้อยละ 3 ของขนาดวงจรหน่วยประมวลผลเดิม หน่วยประมวลผลที่ได้ออกแบบในงานวิจัยนี้ ใช้จำนวนเกตสมมูล 13,060 เกต ในด้านประสิทธิภาพของหน่วยประมวลผลนี้ได้รับการเปรียบเทียบกับหน่วยประมวลผลไมโครแบลซ ซึ่งเป็นหน่วยประมวลผลขนาด 32 บิต ที่มีการใช้งานกันอย่างแพร่หลายในอุตสาหกรรมระบบฝังตัว พบว่าหน่วยประมวลผลที่ได้ออกแบบในงานวิจัยนี้ ใช้จำนวนรอบนาฬิกาในการทำงานใกล้เคียงกับหน่วยประมวลผลไมโครแบลซ ความถี่สัญญาณนาฬิกาสูงสุดของหน่วยประมวลผลที่ออกแบบในงานวิจัยนี้อยู่ที่ 63 เมกะเฮิร์ทซ์

บรรณานุกรม :
เฉลิมพงศ์ สัตยาวิบูล . (2549). การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง.
    กรุงเทพมหานคร : จุฬาลงกรณ์มหาวิทยาลัย.
เฉลิมพงศ์ สัตยาวิบูล . 2549. "การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง".
    กรุงเทพมหานคร : จุฬาลงกรณ์มหาวิทยาลัย.
เฉลิมพงศ์ สัตยาวิบูล . "การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง."
    กรุงเทพมหานคร : จุฬาลงกรณ์มหาวิทยาลัย, 2549. Print.
เฉลิมพงศ์ สัตยาวิบูล . การออกแบบวงจรหน่วยประมวลผลขนาด 32 บิต ที่มีการอัดคำสั่ง. กรุงเทพมหานคร : จุฬาลงกรณ์มหาวิทยาลัย; 2549.