ridm@nrct.go.th   ระบบคลังข้อมูลงานวิจัยไทย   รายการโปรดที่คุณเลือกไว้

Impact of lithography overlay on 0.8 micron CMOS layout design rules

หน่วยงาน ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี

รายละเอียด

ชื่อเรื่อง : Impact of lithography overlay on 0.8 micron CMOS layout design rules
นักวิจัย : ภาวดี มีสรรพวงศ์
คำค้น : -
หน่วยงาน : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี
ผู้ร่วมงาน : -
ปีพิมพ์ : -
อ้างอิง : -
ที่มา : -
ความเชี่ยวชาญ : -
ความสัมพันธ์ : -
ขอบเขตของเนื้อหา : -
บทคัดย่อ/คำอธิบาย : -
บรรณานุกรม :
ภาวดี มีสรรพวงศ์ . (). Impact of lithography overlay on 0.8 micron CMOS layout design rules.
    กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี.
ภาวดี มีสรรพวงศ์ . . "Impact of lithography overlay on 0.8 micron CMOS layout design rules".
    กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี.
ภาวดี มีสรรพวงศ์ . "Impact of lithography overlay on 0.8 micron CMOS layout design rules."
    กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี, . Print.
ภาวดี มีสรรพวงศ์ . Impact of lithography overlay on 0.8 micron CMOS layout design rules. กรุงเทพมหานคร : ฐานข้อมูลโครงสร้างพื้นฐานภาครัฐด้านวิทยาศาสตร์และเทคโนโลยี กระทรวงวิทยาศาสตร์และเทคโนโลยี; .